与「水平線」」相关的搜索结果

前几天在新浪的「赛博对话」录了一期视频播客，话题是大模型厂商怎么就从烧钱走到了赚钱的转折点，主持人是高飞 ，嘉宾是庄明浩和我。 其实最开始是想聊豆包收费这件事情，我和庄明浩还在私下嘀咕，豆包传出付费方案的消息是在月初，早就不是热点了，实在是过了蹭的时机，但如果放大到AI这门生意终于迈过了亏本赚吆喝的那条线，就没问题了，这是一个相当长效的题材。 省流版总结如下： - 根据黄仁勋提出的五层蛋糕理论，应用层虽然是直接和终端用户打交道的，但它也是整个产业结构里盈利压力最大的那个，毕竟上面四层都是供给逻辑，有货就不愁卖，唯有应用层是需要竞争流量的，在这个前提下，收费堪比拔鹅毛但又不让鹅叫唤的艺术； - 豆包当初传出收费消息被猛带了一波节奏，很多人以为从此就没法免费使用豆包了，无论是从中国互联网的历史来看，还是ChatGPT作为先例的样板，收费模式必然是增值服务，大家现在怎么用豆包的还是怎么用，然后一些旗舰级的能力就只会放在会员方案里予取予求； - 再就是国内用户对于为产品功能买单这件事情极其抵触的特有生态，之前北京车展，The Information的记者过来跑了一圈新势力，发现它们的出海计划里都会把车机功能当作付费点，但在中国市场完全没有这个想法，负责人的解释也是很直白无奈，「中国人不会为软件付钱」； - 庄明浩和我都觉得豆包在绝对领先的地位上开启收费尝试是很有意义的，这点钱对于字节的CapEx来说无异于杯水车薪，但整个消费观念的转变很重要，甚至我相信千问元宝都会感谢豆包，否则都被卡死在给全国人民做公益这个沼泽里，「你不收，我怎么收？我不收，耿专员怎么收？大伙怎么进步啊？」 - 再就是豆包的定价梯度可能比较意外，或者说整个AI应用的订阅门槛都是偏高的，长视频平台还在10块钱、20块钱一个月的留人时，豆包的最低档会员就是68块钱一个月了，像是Kimi也是49块钱一个月的起价，越过了30块钱一个月这个标准； - 30块钱一个月就是手游里的月卡，再往上才是大月卡，即通行证/战令，这一档的定价通常从68块钱到98块钱一个月不等，至于豆包计划里最贵的500块钱一个月套餐，相当于一单648的8折价，是不是也很容易理解了； - 马化腾在财报会议上也专门讲了中国用户在2C市场的付费转化率不太高这个点，要知道腾讯已经是最能从用户口袋里掏钱的互联网公司了，它都这么为难，叠加年年喊崛起年年也没能支棱起来的SaaS，模型下游的商业循环在国内实在需要一点乐观趋势，要知道智谱、MiniMax、月之暗面本质上是出海赚美金的公司； - 对于收入能够保持同步增长的公司而言，CapEx其实不是问题，从谷歌Q1财报来看，营收1000亿美金出头，利润差不多600亿，毛利率比纯卖广告的Meta还高，所以烧钱有什么问题呢，烧不出回报才是问题，马化腾说以为上船了但发现船是漏的，就是这个意思； - 中国互联网除游戏外的订阅制付费上限，单产品差不多在1.3亿的水平线，爱优腾和QQ音乐在巅峰期都没能超过这个阈值，我个人不太相信AI应用可以创造例外论，但是抛开订阅不谈，被越炒越火的各种Token套餐如果真的普遍化了，搞不好还真能带来变数； - 其实模型厂商也倾向于按量计费的买卖，订阅制的商业模式就像健身房，赚的是那些开了卡但不经常来的客人的钱，如果大家都用满，在这么一个不太存在规模效应——用户越多，越容易摊薄成本——的行业，AI应用很容易成为一个失血点而非造血器，所以庄明浩看到了一个怀旧服的可能性出现； - 也就是各大运营商开始力推的Token包，这跟当年的流量包不能说是一模一样，只能说是完全一样，所以如果运营商能够成为一个分销Token的角色，像大王卡那样，用Token包去覆盖一些模型的用量，再去后端完成分账，这个故事是完全说得通的； - 不过，无论是订阅制还是卖Token，模型能力都是撬动市场的第一要素，就像GPT-Image-2出来之后所有代开会员的第三方价格全数涨价，以及「六小虎」里把编程套餐卖断货的行情，都说明生产力需求是可以无视价格敏感的； - 但我总觉得豆包的收费不会走生产力路线，豆包大模型可以有生产力市场的目标，比如配合Trae去打，豆包App却未必要这么把路走窄，它的人格化和陪伴性其实是可以在情绪价值市场做出更多可能性的，就像我看有数据显示开源模型超过半数以上的Token消耗用在了角色扮演上，这里的经济价值是被低估了的； - 高飞和庄明浩认为模型厂商还有一个创收机会，就是转移支付，借着全民AI这个热潮，去让市政单位、高校学府来买单，比如某个市的行政区，去给市民提供常态化的Token额度，或者大学对标自己和知网签年框的方式，让师生享有最基础的Token套餐，用财政预算去替大家消费AI； - 总的来看，头部的模型厂商基本不再担心会倒闭了，包括已经上市的财务数据都摊开了，一个基本事实是，如果不算预训练，毛利率都能是打正的，同时预训练的成本增加是一个线性的，而收入的增加是指数级的，所以Anthropic、OpenAI这种烧钱大户都预计能在2030年甚至2028年就实现正现金流，这个速度比亚马逊当年都要快得多； - 庄明浩说做上游投资的现在是在焦虑物理极限，什么意思呢，就是会不会说，地球上的铜不够用了⋯⋯包括要去太空建数据中心，也是因为缺算力缺成了连力大砖飞都搞不定的事情，光有钱没用啊，你得有地方花出去，全世界的工业品暴涨，核心原因就是产能跟不上，需求侧在竞价锁单； - 中美大模型的发展差异在于，美国是在追求速胜，一波钱砸下去，掉队的、认输的马上就出来了，集中度很高，「御三家」就是这么高速洗牌洗出来的，中国因为相对慢一些，同时大家对成本更谨慎，所以能有更多的玩家不下牌桌，赚钱的难度也会高一些，这是充分竞争的经济学理论； - 庄明浩举了Seedance 2.0的例子，按理来说这场仗就应该打完了，你不可能怀疑字节在视频模型身上的决心和疯狂，但实际上呢，快手的可灵、阿里的Wan和Happy Horse、MiniMax的海螺都是该怎么继续还是怎么继续，后面还跟着HiDream、Vidu、Pixverse、SkyReels一长串名字，它们甚至都能拿到融资； - 中国互联网的缠斗传统，加上大盘上涨的规律，意味着你可以不是吃到肉的那个人，跟着喝汤一样能够保存希望，而且AI行业的标的天然优于非AI行业，这种「种族优势」，决定了「投AI总比投别的强」的底层逻辑，于是纷纷续命，等对手犯错，等轮到自己，等一切可能性； - 还是用那五层蛋糕的比方来说，美国是标准的纺锤结构，稀缺性最高的英伟达在中间赚得盆满钵满，中国则更偏向于柱状结构，在产业指导的作用下，不会有哪一层特别明显的去吸整条上下游的血，所以这个蛋糕必然不会跟太平洋对面一样甜，一个人走得快，一群人走得远嘛； - 最后还有一个变数是硬件，庄明浩说，美国做硬件的Startup，拿到钱后的第一件事就是飞深圳，跟逛迪士尼乐园似的，什么梦想都能找到供应商，为什么一级市场那么喜欢投大疆、追觅、影石出来的人，就是因为他们有从0到1的经验，可以复用到AI这一波，难道文曲星和背背佳就不算应用了么，对吧； - 高飞说得很有意思，AI用的东西，都在涨价和赚钱，比如能源、光纤、芯片这些，只有人用的东西，是在通缩和亏损，那么AI应用赚钱很难就说得通了，因为这是给人用的，人类不争气啊，碳基世界完蛋了，哈哈哈哈； - 所以，虽然这话可能有政治不正确的嫌疑，但判断AI是否真正产生了价值的标准，就是企业有没有在大规模裁员......是的，AI替代人类很残酷，但这起码说明AI可以产生真实的经济效益，反倒是喊着AI改变一切，却凡事仍要人类亲力亲为，才是真的有问题。

在腾讯股东大会上，腾讯董事会主席兼首席执行官马化腾表示，“原来一年前我们以为上了船，后来发现那个船漏水了，现在感觉站上去了，还坐不下去，还是希望船速能快一点。 中翻中：去年以为混元至少能混个第二梯队，还可以DeepSeek兜底，结果发现其他人咔咔冲，废了。今年挖人搞出来Hy3，加上DeepSeek V4兜底，勉强算站在船上，但是没有座位。 希望模型再来个大的范式迭代，这样把所有人的水平线拉平下，好让我们有时间追赶。

／ 「武藤彩未 30th Birthday Live」 ゲスト出演決定🪩 ＼ 武藤彩未さんのバースデーライブに、 ゲストとして出演させていただきます🥰 𖡼.𖤣𖥧𖡼.𖤣𖥧⚘ 𝕙𝕒𝕡𝕡𝕪 𝔹𝕚𝕣𝕥𝕙𝕕𝕒𝕪 𖡼.𖤣𖥧𖡼.𖤣𖥧⚘ 「武藤彩未 30th Birthday Live」 公演日：2026年4月29日(祝・水) 会場：Billboard Live YOKOHAMA 🎟️ @_mutoayami_ #武藤彩未# #山﨑夢羽# #モノトーンの夏# #水平線でつかまえて#

『 #YESとNOの間に# 』 🌈dance video公開📽️₊˖⋆࿐໋ 🌅 今作の撮影は「美しい駅」の一つに選ばれている茨城県のJR日立駅にて行いました🛤️ 太平洋を一望できるガラス張りの絶景で、特に水平線から朝陽が顔を覗かせる中でのパフォーマンスは必見です🌄📣 #ナナニジ#

毎週火曜日 21時55分から放送の TOKYO MX「Artist#18File」にて歌わせていただいた# #backnumber# さんのカバーで 「#水平線」# YouTube、DAMチャンネルにて限定公開中ですのでぜひ💁🏻‍♀️💁🏻‍♀️ #小片リサ# のオハコうた「水平線/back number」【Artist# 18File】 @YouTubeより

【Blog更新】 水平線: TOKYO MX「Artist#18File」きのう放送でしたー！ご覧いただきありがとうございました今回の放送では、back…# #小片リサ#

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

确实我刚来美国的时候，也觉得一层房子不叫别墅，二层才高级！当时只是不懂行！这个经纪人说出了现象，没给出原因，我来专业的解释一下： 美国 single-family house 里一层平房（single-story ranch）常常比同面积两层房更贵，核心不是“材料一定更多”，而是同样居住面积下，平房对土地、屋面、地基和水平铺开的建筑系统要求更大，所以单位造价往往更高。 从建造过程看，先说最关键的一点：同样是 3000 平方英尺，平房需要更大的占地面积，两层房只要把面积叠起来就行。 这会直接带来几个成本差异。 第一，地基更贵。 房子每往外铺开一点，下面就都要做基础。美国常见是 slab、crawl space 或 basement，不管哪种，平房因为占地更大，基础周长和基础面积通常都更大。基础不是只看混凝土那一层，还包括开挖、整地、钢筋、模板、防潮、防裂、回填、边梁、基础墙等。两层房把一部分面积“叠”到二楼，相当于用同一块地基承载更多室内面积，所以每平方英尺分摊到的地基成本更低。 第二，屋顶更贵。 平房的屋顶覆盖的是整个建筑面积；两层房很多面积在二楼，屋顶只需要盖最上面那一层的 footprint。屋顶成本在美国并不低，包括桁架、椽子、屋面板、防水层、瓦片或沥青瓦、排水系统、檐口、保温、通风等。平房因为展开得更大，屋顶面积更大、屋脊和转角更多时也更费工。所以同样 usable area，平房的屋顶系统通常更贵。 第三，土地价值占比更高。 这其实是美国市场里很重要的一部分。平房为了做出同样室内面积，需要更大的 lot 覆盖范围和更低的容积效率。在地贵的地区，能水平摊开的成本非常高，所以开发商更愿意建两层，把面积堆上去。也正因为这样，能做成大平层独栋的房子，本身就更稀缺。很多时候你看到“一层房更贵”，不只是施工贵，而是土地使用效率更低，稀缺性更强。 第四，外墙和外围护结构更多。 平房通常外墙长度更长。外墙一长，意味着木结构 framing、保温层、外墙板、砖/灰泥/挂板、门窗、油漆、防水构造这些都会增加。两层房是“向上长”，平房是“向外长”，所以单位面积分摊到的外围护系统成本通常更高。 第五，上下水、电气、HVAC 不一定更便宜，很多时候只是“形式不同”。 很多人直觉以为两层房因为要“上下跑管线”会更贵，但实际上美国轻型木结构住宅里，二层并没有想象中那么昂贵。 •给排水：两层房要考虑楼层之间的立管、排水坡度、楼板穿孔和卫生间叠放；但平房铺得大以后，横向管线距离变长，热水到达更慢，管材长度也增加。 •HVAC：平房常常 duct run 更长，因为房间散得更开；两层房垂直分区更明显，虽然要处理楼上楼下温差，但总的管道长度未必比大平层夸张。 •电气：平房水平走线更长，两层房垂直配电更集中。 所以从 MEP（机电管线）角度说，平房不是绝对更复杂，但面积一旦横向铺开，线管风管距离会变长，成本不一定低。 第六，结构上两层房“更省壳体”，但平房“更简单施工”，两者不是一个概念。 一层房施工确实有些地方更简单：没有楼梯、没有二楼楼板系统、没有高空作业那么多、老人使用也方便。 但两层房省在： •同样面积下，基础更小 •屋顶更小 •外墙更少 这几个大项的节省，常常会抵消甚至超过二层楼板、楼梯和楼上结构带来的增加成本。所以最后常见结果就是：平房住起来方便，但造起来更“摊大饼”，因此每平方英尺更贵。 第七，市场端还会把“居住便利性”继续抬价。 美国买家里有不少退休人群、带小孩家庭、行动不便者，都偏好 single-story，因为没有楼梯，更安全、更适合 aging in place。也就是说，平房不仅建造上常常更贵，需求端也愿意为这种便利性付溢价，价格自然更高。

长鑫存储扩产的设备供应链全景 长鑫现在合肥两座、北京一座，三座12英寸厂。合肥一厂11万片月产能，二厂8万片，北京厂7万片，加起来接近30万片，全部满产。两年涨了三倍，2024年初差不多10万片，2025年底冲到28到30万，2026年目标稳在30万。按晶圆片数算全球DRAM占比已经接近15%，但按销售额算只有3.97%，片数堆上来了，单价还在追赶。 工艺端，G4在16纳米已经量产，DDR5良率从2024年底的80%升到现在的90%区间。G5对应15纳米，2026年底量产。HBM2去年下半年就上了，比外界预期提前两年，主要供华为昇腾910。HBM3的前段晶圆产能主要在合肥和北京现有基地内部腾出来，目标月产6万片，约占30万片总产能的20%。后段的堆叠和封装由上海新建的HBM封测厂承接，2026年底投产。 产能还在继续扩。上海新厂分两期，Phase 1产能10万片，2027年初量产，Phase 2同样10万片，2028年初量产。加上现有的30万片，远期产能目标是奔着50万片以上去的。华为也在建一条10万片规模的产线，专门配合长鑫做昇腾系列所需的HBM3和LPDDR5X，2026年下半年开始全面量产。 IPO募资295亿，DRAM技术升级拿了130亿，量产线升级75亿，前瞻技术研发90亿。多家券商纪要提到其中约200亿会直接变成设备采购订单，叠加2024年712亿的存量Capex节奏，是国产设备厂未来两年最确定的基本盘。 长鑫正在进行的大规模扩产，设备采购需求非常可观。每个品类的国产化进展差异很大。 光刻是最大的对外依赖，国产化率连5%都不到。主力机器是ASML的NXT:1980Di，每小时出275片，覆盖到16纳米节点，目前还能正常采购。被荷兰管制的是NXT:2050i及以上，每小时295片，2023年9月起要许可证，2024年1月起对华许可基本停发。修正一个流传很广的说法，275到295片是1980Di到2050i的代际跳变，不是1980系列内部的迭代。长鑫往15纳米以下走，这道墙绕不开。上海微电子的28/14纳米DUV还在攻关，光刻这一环短期无解。 刻蚀占设备投资25到30%，是国产化最深的核心工艺。北方华创的ICP在长鑫产线上市占超过50%，中微的CCP介质刻蚀机做到50比1以上深宽比，专门用于HBM的TSV深硅通孔。但存储节点100比1深宽比的极端工艺，孔洞必须互相平行规整，任何偏差直接砸良率，Lam和东京电子在这个区间仍然是主力。 薄膜沉积占约25%，品类分得细。PECVD做绝缘层，PVD做金属互连，ALD做电容器的高k介电层。拓荆科技的PECVD已经批量进入长鑫DDR5和LPDDR5产线，北方华创的PVD覆盖铝铜溅射和氮化钛溅射。但DRAM电容器核心的高k ALD设备，应用材料和ASM的位置很难动，拓荆的ALD在验证爬坡中还没有大规模上量。整体看PECVD和PVD的国产化率高一些，ALD最低。 CMP只占设备投资5到7%。华海清科占国产CMP装备销售90%以上份额，12英寸Universal-300已经导入长鑫。新变量是中微4月29日刚过会的收购杭州众硅，6抛光盘架构是国际首创，效率比主流4盘方案高一截。国产CMP从单点供应正式进入双供。 清洗国产化率30到40%，盛美上海的SAPS/TEBO兆声波清洗覆盖FinFET和DRAM的16到19纳米制程。热处理40到50%，北方华创立式氧化炉打头，激光退火端莱普科技两年内国内市占从3%涨到16%，跟长鑫和长存共同开发匹配DRAM工艺的设备。这几个环节已经跑通了。 最薄弱的三个环节是量测检测、涂胶显影和离子注入。量检测国产化率个位数，KLA全球占51到54%，精测电子进了长鑫12英寸产线，中科飞测也在部分环节往里切，但高端光学检测和电子束检测差距仍然明显。涂胶显影国产化率仅4%，东京电子在大陆市占超过90%，芯源微是唯一量产替代，目前只在封装端站住了，前道关键层还进不去。离子注入同样个位数，万业凯世通累计交付40多台。弹性最大的三个环节，也是短期内最动不了的三个环节。 长存三期产线2026年一季度国产设备占比首次过50%，目标100%。长鑫设备国产化率已突破45%，但仍低于长存三期产线的水平。根源在工艺。DRAM的电容刻蚀和光刻精度对先进DUV的依赖远高于3D NAND。NAND可以靠堆层数绕过光刻瓶颈，DRAM要正面硬刚，结构性差异，跟意愿无关。 外部约束在收紧。4月22日美国众议院外交事务委员会投票通过了MATCH法案，路透社称之为"国会史上最大规模的半导体出口管制立法审议"。法案把长鑫、中芯国际、长江存储、华为、华虹一起列入covered facility，禁止ASML的DUV浸没式光刻机对长鑫出口，禁止盟国为既有设备提供维保，要求荷兰和日本在150天内对齐美方规则。主要推手是美光。一旦通过，NXT:1980Di这条最后的灰色通道就堵死了。长鑫本身还没进BIS实体清单，但设备进口其实早就在2022年10月那波18纳米以下DRAM工艺限制的笼子里。 45%的国产化率意味着长鑫在两条腿走路，海外设备保良率，国产设备保供应链安全。MATCH法案的压力反而在加速这个进程。长鑫每往国产设备多切一个百分点，对应的就是北方华创、中微、拓荆、华海清科、盛美这些公司实打实的订单增量。上海新厂分两期共20万片的增量产能，加上现有产线的持续技术升级，未来两到三年国产设备厂面对的是一个确定性极高的需求窗口。 从更长的时间尺度看，长鑫的扩产不只是一家公司的资本开支计划。它每走通一个工艺节点，整条12英寸国产设备平台就多一次被验证、被复用的机会。刻蚀和CMP已经证明了这条路径，薄膜沉积和清洗正在跟进，量测和涂胶显影是下一个要啃的硬骨头。这个验证循环一旦转起来，国产设备的竞争力会以远超线性的速度积累。

Layer 2 网络 Base 宣布主网上线 Azul 升级，引入结合 TEE 与零知识证明（ZK）的 Multiproof 机制，以提升网络去中心化水平并缩短提现确认时间。Base 表示，新客户端架构已将空区块数量减少约 99%，并支持多次 5000 TPS 峰值负载。截至 5 月底，Base TVL 约为 44 亿美元。