与「年上」相关的搜索结果

在币圈这么多年了，你肯定遇到过跨链兑换不同资产的需求，比如想把 ETH 链上的 USDC 换成 Solana 上的 SOL？ 按照老方法，你大概需要这样操作：先去一个跨链桥把资产从 ETH 转到 SOL 链，等待确认，再去交易所完成兑换，又是一轮等待……光是这两步，就可能耗掉你二十分钟，还要在好几个平台之间来回切换，搞不好还会搞错网络 跨链兑换本来应该是一件简单的事，但现实是——它依然繁琐。直到我开始用 ChangeNOW Swap，这个问题才真正得到解决 本文由 @ChangeNOW_io 提供赞助 项目官网： 下面说说ChangeNOW 是什么？ ChangeNOW 是一个无需注册账户的加密资产管理平台，自 2017 年上线以来，已服务全球超过 500 万用户。它不托管你的资金，你的资产始终在你自己手中，在使用它的整个兑换过程就像发起一笔普通转账一样简单 目前平台支持超过 1,500 种加密资产，覆盖 110 条以上的区块链网络，包括 ETH、BSC、Solana、Polygon、Avalanche，以及 zkSync、Linea 等新兴链。无论你想兑换主流币、稳定币、DeFi 代币还是新兴的 Meme 币，基本都能在这里一站搞定 我总结了下它吸引我使用的4个点： ① 非托管，无需注册 打开网站，选好兑换对，填入目标地址，直接发起交易。全程不需要创建账户，平台也不持有你的资产，资金路径完全透明 ② 速度快，不用等待太长时间 大多数兑换在2分钟内到账，并且平台提供实时状态追踪，每一步进展都清晰可见，不用盯着屏幕干等、也不用担心钱会莫名其妙丢失 ③ 真正的多链一键兑换 跨链桥 + 兑换，过去需要两个平台、多个步骤，在 ChangeNOW 里只需一个操作界面就能完成。选择源链资产、目标链资产，输入地址，确认——整个路由在后台自动执行 ④ 费用透明，无隐藏收费 所有手续费在兑换前已包含在显示汇率中，确认后不会出现额外扣费。超过 98% 的订单以优于预估的汇率成交，或偏差低于 0.5% 下面以我实际操作举例说明它给我带来的便利吧： 今天下午我需要把 Avalanche 上的 AVAX 换成 base 上的 ETH。按照以前这种操作至少需要：跨链桥转资产 → 等链上确认 → 再去 DEX 兑换 → 再等一次 而用 ChangeNOW 的流程是： 1. 打开 链接 2. 左边选 AVAX（Avalanche 网络），右边选 ETH（Base 网络） 3. 填入我的 Arbitrum 钱包地址 4. 发送 AVAX，等待约 2 分钟 ETH 就到账了。整个过程我没有注册任何账号，没有授权任何平台托管我的资产 特别提醒的一点，它还有幸运轮盘，也就是你兑换还能有额外奖励，单笔兑换超过 200 美元还可以参与 ChangeNOW 的幸运轮盘抽奖，奖励包括返现或手续费折扣等福利 也就是说你本来就有兑换的需求话，走ChangeNOW还能额外有一次抽奖的小福利 所以如果你还在用多个工具、多个步骤完成跨链兑换，不妨试试 ChangeNOW

日本大阪市医学研究所北野医院首席研究员兼牙科和口腔外科主任高桥克团队，研发的长牙药物TR035已进入人体试验，有望在2030年上市，让缺牙者再长出新牙。 替代假牙和种植牙，实现天然牙再生，或改变牙科治疗格局。🦷🦷🦷

云数据平台公司Snowflake $SNOW 公布强劲季度业绩，并宣布未来五年将在亚马逊云服务（AWS）上投入60亿美元，采购亚马逊自研的基于Arm架构的Graviton通用芯片，以及用于人工智能的GPU。 #行情# Snowflake盘后大涨37%。 Snowflake在2020年上市时曾披露一项与某云服务商签订的五年12亿美元合同（公司后来证为亚马逊），这一规模相较于过往合作大幅提升。

吴说获悉，美国证券存托与清算公司 DTCC 与 Stellar Development Foundation 宣布，计划在 Stellar 网络上支持 The Depository Trust Company（DTC）托管资产代币化，预计 DTC 代币化资产将于 2027 年上半年在 Stellar 网络上线。DTCC 此前于 2025 年 12 月获得美国 SEC 不采取行动函，授权 DTC 实施并运营一项新服务，用于代币化 DTC 托管的现实世界资产。DTCC 与 SDF 将评估符合条件资产类别的代币化用例，包括 Russell 1000 成分股、跟踪主要指数的 ETF 以及美国国库券、债券和票据等高流动性资产。

长鑫科技科创板IPO今日过会！国产DRAM龙头半年净利润或达500-570亿 今日，长鑫科技集团科创板IPO正式通过上市委会议审议。 这家中国DRAM产业龙头拟募资295亿元，最新招股书显示： 2026年上半年营收指引1100-1200亿元，归母净利润500-570亿元，同比预增2244%-2544%。Q1单季已实现营收508亿元、净利247.62亿元。 这意味着什么？过会后进入证监会注册阶段，预计最快7月、最晚8月登陆科创板。长鑫目前已是中国DRAM第一、全球第四，全球市占率7.67%，正处于AI驱动的存储超级周期与国产替代双重共振窗口。

最近在研究一个 2026年 6月1日上线的新代币 $DEX ，来自 WEDEX 平台，把白皮书翻了一遍，整理了一份研究笔记分享给大家。 WEDEX 是谁？ 中文名微链，基于 SWTC 公链的订单簿式去中心化交易平台。撮合性能 5,000 TPS，单笔交易成本仅 0.01 SWTC，Gas 几乎为零，用户私钥自管，平台不托管资产。 创始人井底望天（周沙），硅谷精准资本创始人，SWTC 公链核心推动者。技术团队来自北大、清华、明尼苏达大学，平均 15 年以上经验，背景可查，不是匿名项目。 $DEX 代币经济模型 总量 1 亿枚，永不增发。分配如下： 战略投资与私募 35%，锁仓 18-24 个月后线性释放 团队与顾问 25%，锁仓 18 个月后分 3 年线性释放 社区激励 15%，分 4 年释放 生态基金 15%，分 5 年释放 流动性支持 10%，灵活释放 团队锁仓周期长，上线初期实际流通量非常有限。 通缩机制（重点） 三重销毁：交易手续费 20% 回购销毁，平台年度净利润 5%-10% 回购销毁，生态事件销毁（年上限总供应量 2%）。每季度执行，链上可查。1 亿总量本身不多，三重通缩叠加，流通量会持续收缩。 持币权益 手续费折扣、质押分红、未来 RWA 收益分配、DAO 治理投票权。投票权重与锁仓时间挂钩：未锁仓 1.0，锁 3 年 1.5，锁 4 年 2.0。社区节点 21 个，节点享平台手续费 10% 分润。越早锁仓，话语权和收益权越大。 上线活动（2026年 6 月 1 日 16:00） 总结 看好：1 亿总量加三重通缩，团队长期锁仓流通盘小，持币权益与生态深度绑定，治理机制鼓励长持。需要观察：早期阶段交易量待验证，部分生态规划尚未落地，SWTC 公链市场认知度有限。 属于早期低市值、代币模型健康的项目，6 月 1 日是第一个关键节点，感兴趣的可以关注。 DYOR，不构成投资建议。 白皮书连接：

华为τ scaling定律营销策略，无非是more than moore的广义摩尔定律的另一种说法而已 作为芯片架构师，我更感兴趣的，还是芯片密度提升，ppt上41%能耗提升和12.7%性能提升，到底是怎么实现的 看完了论文，感觉华为这次创新，本质上是用设计复杂度高 + 高制造成本 + 超前散热，一定程度弥补了工艺差距 ----------------- 1. 华为芯片堆叠带来的等效密度提升，是虚假宣传还是真的，是不是工艺突破？有没有实打实的好处？ 等效密度提升的来源，是两片芯片用hybrid bonding技术绑在一起，投影面积理论上能减小一半，但第一代不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292） 这2026第一代等效密度从 2025 年 155 MTr/mm² 跳到 2026 年 238 MTr/mm²，时钟频率也提升了12.7%，功耗比提升41%，表面上看似乎和工艺突破没有什么区别，但有一点重要区别就是leakage power华为从头到尾没有提，只要工艺节点不变，gate leakage、junction leakage 不会因为 3D stacking 自动改善 2030年到2031年的等效密度突变，大概率是来自于2层堆叠到3层堆叠，正如2025到2026年的等效密度突变，时钟频率突变，来自单层到2层折叠 所以从leakage没提这个事来看，这个2031年等效1.4nm，和工艺节点上的突破没有联系。 本质上是用设计复杂度高 + 高成本 + 超前散热 + 超前部署advanced packaging，一定程度弥补了工艺差距 ----------- 那么这样看起来虚假的等效密度提升，有用处吗？好处在哪里？ 有的，设计上topology折叠，原来要跑几毫米的水平走线，折叠后变成了几十微米。降低了super buffer/bus的长度，降低了clock tree的深度（clock depth -42%、clock wire -28%），clock skew也带来了改良(-25%)，这对动态功耗的改善是实实在在的。部分critical path的缩短，也让时钟频率的上升更容易 所以ppt roadmap上performance的提升，从2025年到2026年上升了12.7%，大部分都是来自于时钟频率的上升（12.7%） 所以好处基本上是topology拆分电路逻辑设计上带来的提升 既然没有实质上的工艺提升，华为芯片堆叠带来等效密度提升的trade off代价在哪里？ 三个代价：散热超前发展，设计复杂度高，制造成本变高 最大的代价就是热密度的同步上升，理论上logic on logic都是CPU execution发热最严重的区域，这部分折叠起来相当于功耗密度直接翻倍，但算上41% power efficiency改善，功耗密度仍只比非堆叠方案高40%左右。所以第一代只能对最关键的部分做折叠，大概只占全芯片面积的53%。 所以散热技术也被逼的超前发展，直接上毫米级的MEMS风扇，做micro-cooling fan。 另外的代价就是设计复杂度的变高，critical path的折叠，哪个部分的logic能折叠，折叠之后又会带来从前端到后端的巨大变化要推翻重来 现有的所有EDA工具也不可能支持3D topology，论文自己也承认，full-scale LogicFolding需要全新的3D-native EDA toolchain，把多层stacked dies当作单一连续设计实体处理。哪些logic能折叠、折叠后的inter-die timing closure怎么做，Physical Design（PD）也是难点 制造成本也会更高，被迫超前部署advanced packaging封装，1.5~2um的hybrid bonding + logic on logic都是很有挑战需要显著更高的成本 以前一层wafer做一次光刻；现在两层wafer分别做光刻再bonding，加上hybrid bonding的overlay控制（论文要求<0.5μm）、TSV、KOZ keep-out zone、冗余修复、良率乘法损失，每颗芯片的制造成本和测试成本都要显著上升 -------------------------- 2. Tau scaling这个说法，scaling的到底是什么，这个scaling技术路线是不是一次性的design topology红利？潜力如何？持续进步的空间在哪里？ τ Scaling的核心主张是：用时间常数τ替代几何线宽作为全栈优化目标，在器件、电路、芯片、系统四个层级分别压缩特征延迟 公式本身没有任何新物理。"关注瓶颈延迟"是所有架构师都在做的事情。整个行业都知道互联RC是延迟瓶颈，TSMC每一代工艺都在用low-k dielectrics/semi-damascene等手段降RC。把一个众所周知的优化方向包装成"定律"是显然的营销宣传手段，本质是More than Moore的广义摩尔定律的另一种说法 抛开marketing，华为目前所谓RC delay的改善，本质上是芯片堆叠之后，topology距离缩短，让匹配的effective RC都变小，不是RC工艺常数 至于scaling的意思，是能持续发展的一条roadmap。这里的持续改善路径指的是，全芯片堆叠的层数越来越多，从25~30年的2层堆叠，到31年开始的3层堆叠，以后甚至会考虑4层堆叠 第一代折叠技术甚至不是全芯片双层折叠，而是选择性折叠关键logic，所以只有大概53%的芯片面积实现了折叠(密度155->238)，等到后面几代折叠面积会逐渐增大，到2030年接近全折叠（密度155->292）。2031年的roadmap之所以会出现一个阶跃，就是因为那是从2层折叠到3层折叠的时间点。 但需要注意的是，这个scaling方法的边际效应是逐渐缩小的，折叠成双层的收益是100%，2->3层的收益就只有50%，如果2035年再从3->4层堆叠，收益就只有33%了 另外随着堆叠层数变高，上面说到的三个挑战，散热，设计复杂度，成本，都是越来越大 --------------------- 3. 华为的芯片堆叠，是不是TSMC/AMD已经有的hybrid bonding技术？华为做到的是cache on logic，cache on cache，还是logic on logic，logic on logic最大的散热问题是怎么解决的？ 是已经有的技术没错，但同时也是把现有技术指标做到了领先也是真的，3D堆叠本身不是新技术，TSMC的hybrid bonding量产还是6um，华为论文给出Kirin 2026的hybrid bonding pitch是1.5μm 我在刚刚看到华为的堆叠消息之后，第一反应也是怀疑和AMD的3D V cache类似，它主要把 SRAM cache 叠在 已经有的L3 cache 区域上，通常会避免直接堆在最热的 CPU execution logic 上，就是避免散热问题，毕竟SRAM 的功耗密度和热点特性与high-activity logic 不一样，如果最热的logic on logic堆叠，散热恐怕会碰到困难 但看了更多数据之后，clock buffer -56%、clock depth -42%、clock wire -28%，这些只有在core内部的clock distribution被重构时才可能发生。纯SRAM stacking不会碰core内部的clock tree。另外如果只是cache on cache，大概率是不需要单独MEMS微型风扇额外散热的，证据普遍都指向logic on logic方式 华为这个技术的精妙之处在于，logic on logic 折叠之后热密度并没有翻倍，而是因为topology的好处，能耗下降了30%，这样热密度只上升了40~50% 而第一代没有完全把整个最热的execution logic 100%堆叠起来，论文也明确说selectively applied along key critical paths，只是大概53%有选择性关键路径会堆叠起来，可能颗粒度都没有那么好，只是IP堆叠在IP上，那么热密度上升也许能维持在20%以内 但这条道路继续前行，超前发展的散热就成了必然，现在是MEMS微型毫米级的主动散热风扇，紧贴处理器传导效率高，和华为手机一样，散热堆料特别足，而且技术领先同行。 以后怕是要把HBM7/8的微流道散热技术提前用起来了，毕竟HBM7/8要上24+层堆叠，华为很可能要在提前用上下个世代的散热技术了 ------------------------- 4. 从架构角度来说，最重要的问题，华为41%的power efficiency（能耗比）提升，到底是怎么实现的？为什么AMD的3D V cache没有这么大的提升？ 首先确定41%的定义。论文只说"SoC performance-core power efficiency improved by 41%"，没有给出benchmark名称、Voltage/Freq点、温度条件、功耗边界。但PPT roadmap上有一个关键线索：ISO-Power Performance的数字，2025年是2.75，2026年是3.1，提升12.7% 这个时钟频率提升12.7%完全一致，可以理解为，同功耗的性能提升是12.7%，绝大部分是时钟频率提升带来的 至于能耗比上优化的猜测是，LogicFolding缩短critical path → 在固定Vdd下Fmax从2.75GHz提升到3.1GHz → 这意味着在原来的2.75GHz频率下，有了约12.7%的timing headroom → 这个空间在iso-performance模式下可以换成更低的Vdd 另外的能耗比的提升，可能也来自于电路折叠之后，cache hit latency的下降。从业界经验来看，一般L2/L3 cache hit latency下降10%，CPU整体性能会有至少5%的提升 ppt里显示SRAM latency下降30%，估计会有一部分转化为cache hit latency的下降 AMD的3D V cache没有这么大的提升，主要是因为AMD的底层logic die并没有重新设计，3D cache的延迟latency不仅没有减小反而加大，只是增加了cache大小，收益不如latency下降那么明显。 另一方面，clock skew的下降,critical路径变短，造成电路timing变好，意味着华为可以使用更低的vdd（猜测甚至能低7~8%），以及路径缩短所带来的RC的下降(考虑到clock buffer -56%、wire -28%、SRAM pJ/bit -24%这些数字，比如C_eff下降10~15%合理)，再加上clock tree的整体缩短和下降，确实是有可能在部分Voltage/Freq点做到同性能下，做到30%的功耗下降的，而30%的功耗下降换算过来就是41%的power efficiency 对比苹果和高通，每一代手机芯片在iso-power下单核性能一般提升10-20%，iso-performance下功耗一般降30-40%，这是V/F曲线的特性决定的，所以从经验上来说，数字是对的上的。 所以这个power efficiency（能耗比）的提升，从现有的数字上来说可以从topology推导出来是合理的，可能真的和工艺节点没有太大关系 ---------------------------- 5. 这个技术路线有没有可复制性，其他家会不会效仿？ 短期内不会大规模效仿，因为性价比和风险收益比来说不好。长期来看，这个方向所有人都在走，只是名字不一样 华为做LogicFolding的根本驱动力是制裁，工艺节点被卡在7nm，只能在封装，散热，和设计层面想办法弥补。华为也为此付出了不小的代价：散热成本，设计复杂度，以及制造成本更高（包括良率）。这是一个被逼出来的路线，不是一个自然选择 其他玩家在用TSMC就能做到正常的经济迭代，是没有必要冒着这个风险，去超前迭代散热技术和设计复杂度的 长期来看，Intel的Foveros、TSMC的SoIC、AMD的MI300的3D stacking都在朝同一个方向走。如果继续追最先进节点的经济性持续恶化，那么"固定一个成熟节点+3D topology optimization"的路线会越来越有吸引力 散热方面，MEMS微型风扇和微流道也会成为未来HBM散热的主流 ------------------- 总结一下，华为这次的创新，绝对是值得尊重的，在制裁环境下，用极高的设计复杂度和成本，在一个被锁定的工艺节点上大胆重新设计，榨出了一次大的topology红利，虽然它有天花板。每多加一层的边际收益递减（堆叠1->2层, 2->3层, 3->4层，提升百分比变小），leakage无法解决，散热越来越难，3D EDA工具链更是全新的挑战。 但这个Tau scaling不是一条可以走十年的指数增长路径，每次爬完一个台阶，下一个台阶更难爬，而且台阶更矮收益更小，华为以后想缩小差距，还得再想想靠什么其他的路线

火曜日21時〜はinterfm #伊織もえ# の電脳らじお📻❤️‍🔥 来週6/2は録音のため 📢#もえちゅ# メッセージ追加募集📢 ❶「みんなにオススメしたいコンテンツ」 ❷「2026年上半期中に終わらせたい事！」 本日の夕方までに 💌は moechu@interfm.jp #おこげ過去ﾓｴちゃんｺﾚｸｼｮﾝ# #電脳らじお宣伝活動#

重点关注2020年到2025年上市的美股 10倍以上的股最有可能发生在这里 洗盘足够长，公司的业务和增值逻辑都能看到。 尤其是航天、物理AI、能源、生物。 这四大板块就是人类的未来。

2003年，上海交大教授陈进发布“汉芯一号”，当时被称为“中国芯”重大突破，一度轰动全球，直到2006年遭举报，剧情突然反转：原来这哥们儿从美国德州仪器（TI）购买芯片，磨掉原有 logo，再重新打上“汉芯”字样。随后调查启动，陈进被撤销相关职务、项目终止、部分经费被追回。此后很少公开露面，网络上长期流传其人在美国🇺🇸