Susan STEM (@feltanimalworld) “打个比方，CAD里面有一个概念叫做over constrained。比如你画一个矩形，然后你再让矩” — TopicDigg

打个比方，CAD里面有一个概念叫做over constrained。比如你画一个矩形，然后你再让矩形的两条对边平行，这个本来是几何常识，但是这个约束是不可实现的，为什么？因为over constrained. 如果你的直角边是30，40，那么在这两条线段呈直角的前提下，斜边一定是50，这个是算出来的。如果是一个矩形的话，只要四角直角，那么对边肯定平行。 我什么意思呢？CAD、EDA、编译器、数据库这些工程软件都采用形式化约束而不是直接接受"现实"。这是一个很信息论的内容，计算机必须能够唯一求解（Determinism）。一个优秀的工程 IR，不是最完整的表示，而是最小且无冗余的表示（Minimal, Independent, Verifiable Representation）。 现在大模型是啥，没完没了的说。我们想让他在工程中承担一个synthesizer综合器的职能，Synthesizer 的任务不是生成"看起来合理"的结果，而是生成一个目标系统能够接受的 IR。现在大量的落地场景的目标系统是缺失的。我在上一个帖子说到，编程AI coding 为啥那么有效？就是链条完整。 但是一旦进入一些真正的工业领域，就开始觉得摩擦非常大了。比如我例子中这个矩形，你的需求是：画一个宽 30 mm、高 40 mm、四个角都是直角、上下边平行、左右边平行的矩形。 一个不懂 CAD IR 的模型可能把每句话都变成一个约束： top parallel bottom left parallel right top horizontal bottom horizontal left vertical right vertical four perpendicular constraints width = 30 height = 40 几乎一大半冗余。 所以前两天这个我引用的推主说EDA的例子，我一下看了，觉得我应该深入研究。今天的大模型并不是不会推理，而是缺少可以"落脚"的形式世界。语言提供的是无限的表达自由，而工业系统要求的是有限、可验证、可执行的状态空间。Synthesizer 的职责，就是把前者编译成后者。我们希望模型承担的是"综合器（Synthesizer）"这个职责，这个概念其实来自电子设计自动化（EDA），后来软件工程、编译器、CAD、AI 等领域都出现了类似的角色。就是说我们对大模型的定位，出现了偏差，所以这几年包括一时火爆的openclaw，都是无法落地的试错。 Synthesizer = 根据目标约束（Specification），自动搜索并构造一个满足约束的实现（Implementation）。 这个道路还非常遥远。 而且Verifier和生成器还不能是一个。哦，你自己生成，自己验证？那你当然说你自己全对啦。Verifier必须是一个外部工具，符合绝对规则，比如CAD， 你over constrained，无法执行。 Synthesizer 负责提出候选方案；Verifier 负责依据形式规则、物理规律、业务约束或测试结果进行裁决。